esp@cenet document view

1/1 ページ

→ YOUNG&THOMPSON

BEST AVAILABLE COPY

CHARGE DETECTING ELEMENT

Patent number:

JP8306908

Publication date:

1996-11-22

Inventor:

FUNAKOSHI HIROMASA

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- International:

H01L29/762; H01L21/339


- european:

Application number: JP19950110426 19950509

Priority number(s):

Abstract of JP8306908

PURPOSE: To provide a high S/N detecting element by suppressing the generation of the thermal noise. CONSTITUTION: 1, and 3 are drive Trs, 2 and 4 are load Trs the first stage source follower circuit is composed of the drive Tr1 and the charge Tr2 while the second stage source follower circuit is composed of the drive Tr3 and the charge Tr4. On the other hand, the charges Tr2, 4 are respectively Impressed with V1, and V2. In such a constitution, by impressing the charges 2, 4 with different voltages V1, V2, the gate capacity of the first source follower can be reduced while frequency characteristics of the second source follower can be improved.



(19) 日本国特許庁(JP)

'03 12/25 THU 09:36 FAX 03

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-306908

(43)公開日 平成8年(1996)11月22日

(51) Int.CL.°

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 29/762 21/339 H01L 29/76

301C

養疫請求 未請求 請求項の数7 OL (全 6 頁)

(21)出職番号

特顯平7-110426

(71) 出頭人 000005821

松下電器產業株式会社

大阪府門真市大字門真1006番地

(22)出展日 平成7年(1995) 5月9日

(72)発明者 船越 裕正

大阪府門真市大字門真1006番地 松下電器

產業株式会社内


(74)代理人 弁理士 掩本 智之 (外1名)

(54) 【発明の名称】 電荷検出装置

(57)【要約】

【目的】 CCDの電荷電圧変換を行うFDAでは、イ ンピーダンス変換を行うためMOS(Tr)によるソー スフォロワ回路を用いている。 しかしながらノイズ除去 **回路によりリセットノイズが抑圧されてきたため、現** 状、MOSTrの熱ノイズが課題となってきた。本発明 の目的は、熱ノイズの発生を抑圧することにより、高S /Nな電荷検出装置を提供することである。

【構成】 1、3はドライブTr、2、4は負荷Trであ り、ドライブTr1と負荷Tr2によって初段ソースフォ ロワ回路が構成され、ドライプTr3と負荷Tr4によっ て2段目ソースフォロワ回路が構成されている。負荷T r2、1には、それぞれV1、V2が印加されている。 負荷Tr2、4に対して異なる電圧V1、V2を印加す ることで、初段ソースフォロワのゲート容量を小さくし 熱ノイズ削減し、2段目ソースフォロワについては周波 数特性向上が可能である。



(2)

特關平8-306908

1

【特許請求の範囲】

【請求項1】半導体基板上に形成された電荷転送手段 と、前記電荷転送手段から転送されてくる信号電荷を電 圧に変換する電荷電圧変換手段と、前配電荷電圧変換手 段の出力を低インピーダンス化するとともに複数のソー スフォロワから構成されるインピーダンス変換手段から なり、前記ソースフォロワ回路の少なくとも初段と2段 目以降では異なる負荷トランジスタのゲート電圧である ことを特徴とする電荷検出装置。

ソースフォロワ回路の初段と2段目以降が異なる電源電 圧であることを特徴とする電荷検出装置。

【請求項3】半導体基板上に形成された電荷転送手段 と、前記電荷転送手段から転送される信号電荷を排出す るとともに埋め込み型トランジスタで構成されたリセッ ト手段からなり、前記リセット手段へはマイナス電圧を 供給することでオフ状態とすることを特徴とする電荷検 出装置。

【請求項4】半導体基板上に形成された電荷転送手段 と、前記電荷転送手段から転送される信号電荷を排出す 20 るとともにエンハンスメント型トランジスタで構成され たリセット手段からなることを特徴とする電荷検出装 借.

【請求項5】信号電荷を電圧に変換する電荷電圧変換手 段と、前記電荷電圧変換手段の電位を固定するリセット ドレイン手段と、前記信号電荷をリセットドレイン手段 に排出するリセット手段を有し、前記リセットドレイン 手段には前記リセット手段よりもΔ丁遅延した信号で駆 動されることを特徴とする電荷検出装置。

【請求項6】信号電荷を電圧に変換する電荷電圧変換手 30 段と、前記信号電荷を排出するリセット手段を有し、前 記リセット手段は前記電荷電圧変換手段とエミッタが共 通であるバイポーラトランジスタで構成されることを特 彼とする電荷検出装置。

【請求項7】第6項記載の電荷検出装置であって、前記 リセット手段は前記電荷電圧変換手段とソース部が共通 である接合型トランジスタで構成されることを特徴とす る電荷検出装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は電荷結合素子(以下CC D)において、電荷電圧変換を行う電荷検出装置に関す るものである。

[0002]

【従来の技術】CCDにおいては信号電荷を低雑音検出 及び増幅することが要求され、代表的な電荷検出装置と して、フローティング・ディフュージョン・アンプ(F1 oatingDiffusion Amplifier 以下FDAと略記)があ った。アール・シー・エー・レビュー36(1975 年、9月)の566買から593買 (RCA REVIEW 36(SE 50

PTEMBER, 1975) P. 566-593) には、FDAの詳細な説明が なされている。図7に従来FDAを用いたCCDの全体 図を示す。PD(フォトダイオード)90に入射した光

子は、電荷に変換されPD90内に蓄積される。

2

【0003】一定時間後、信号電荷はVCCD91に読 み出され、HCCD92を経てFDA93に入力され、 電圧として検出される。FDA93は浮遊拡散層94、 ソースフォロワ95から構成されている。浮遊拡散層9 4に寄生する容量Cによって信号電荷が電圧に変換さ

【請求項2】第1項記載の電荷検出装置であって、前記 10 れ、ソースフォロワ95によってインピーダンス変換さ れ外部に出力される。また浮遊拡散層94に一時的に蓄 えられた信号電荷は、リセットゲート96にゅRが印加 されることにより、リセットドレイン97に排出され

> 【0004】このようなFDA93では高感度に信身蝕 荷を検出できるという長所を有していたものの、浮遊拡 散層94においてリセットノイズが発生し、またソース フォロワ95にてアンプノイズが発生するという短所も あった。ノイズ量としてはリセットノイズが支配的であ り、アンプノイズの約2~4倍でる。このリセットノイ ズを抑圧するため、一般的にはCDS法(相関二重サン プリング)が用いられ、6dB以上のS/N向上が報告さ れていた。つまりFDAを電荷検出装置として用いたC CDでは、CDS法によってリセットノイズがほとんど 抑圧され、アンプノイズが主となっている。

【0005】ところが、特開昭61-50365にも記 載されているように、CDS法を用いることによってア ンプノイズが折り返され、逆にノイズ抑圧効果を低下さ せるという事実があった。IDS法(積分型相関二重サ ンプリング、" CCD型撮像素子のノイズと低雑音信号 読出し法"テレビジョン学会誌、Yo1.39、No.12、1.9 85)は、この折り返しを抑えることでS/N向上を図 るものであった。

[0006]

【発明が解決しようとする課題】しかしながら、CCD には小型化が常に求められており、画素サイズはどんど ん縮小されている。信身電荷量を確保するため、オンチ ップレンズなどの技術革新がなされてきたが、現状では ほとんど限界に選してきた。したがってCCDのS/N を維持・向上させるには、ノイズ低減以外の方法はな く、アンプノイズ削減が最大の課題であった。一般的に アンプノイズは、ソースフォロワ95を構成しているM OSトランジスタ(以後、MOSTrと略配)の燃ノイ ズであり、ランダム・ノイズに分類されている。特に抵 抗値に依存するノイズのため、初段であるTr98がノ イズ源とみなされていた。したがってノイズ削減のため には、Trの低抵抗化を含めた性能向上(例えば薄膜 化)以外に手法はなかった。

【0007】またリセットノイズは、リセットゲート9 6がオフする瞬間に熱ノイズを折り返すことにより発生

するものであり、オフ後にソースフォロワ95以外のノ イズ混入はないものと考えられていた。しかしながら本 出願人の実験及びシミュレーションによれば、オフ後も MOSTrで構成されたリセットゲートは高抵抗である ため、熱ノイズ源となることが判明した。つまり熱ノイ ズ旗としては、Tr98だけではなくリセットゲート9 6も含めて2種類が存在する。熱ノイズへのリセットゲ ートの影響度は、ゲート設計寸法・不純物濃度に依存す るため定量的比較は難しいものの、本出願人の使用して いる素子ではほぼ1:1である。

4660

【0008】本発明はかかる点に鑑み、ソースフォロワ 及びリセットゲートで発生する熱ノイズを大幅に削減で きる電荷検出装置の提供を目的とする。

[00009]

【課題を解決するための手段】本発明は上記課題を解決 するため、次の各手段により達成される。まず、電荷電 圧変換手段の出力を低インピーダンス化するとともに複 数のソースフォロワから構成されるインピーダンス変換 手段であって、前記ソースフォロワ回路の少なくとも初 段と2段目以降では異なる負荷トランジスタのゲート電 20 圧であることを特徴とする。

【0010】第2は、埋め込み型トランジスタで構成さ れたリセット手段からなり、前記リセット手段へはマイ ナス電圧を供給することでオフ状態とすることを特徴と する。

【0011】第3は、エンハンスメント型トランジスタ で構成されたリセット手段を有することを特徴とする。 【0012】第4は、リセットドレイン手段と、リセッ ト手段を有し、前配リセットドレイン手段には前配リセ ット手段よりもΔT遅延した信号で駆動されることを特 30 徴とする。

【0013】第5は、電荷電圧変換手段と、リセット手 段を有し、前記リセット手段は前記電荷電圧変換手段と 一部が共通であるパイポーラトランジスタ、もしくは接 合型トランジスタで構成されることを特徴とする。

[0014]

【作用】本発明は上記した電荷検出装置により、ソース フォロワ及びリセットゲートからの熱ノイズ発生を低減 でき、またリセットゲートから発生した熱ノイズも通常 のCDS回路によりノイズ除去可能となる。

[0015]

【実施例】以下、本発明の電荷検出装置を図示・実施例 にしたがって詳細に説明する。図1は本発明の第1の実 施例におけるソースフォロワ構成図である。第1の実施 例の特徴は、従来では複数の負荷Trゲートに同一電圧 を加えていたものを、別電圧を印加するようにしたこと にある。1、3はドライブTr、2、4は負荷Trであ り、ドライプTr1と負荷Tr2によって初段ソースフォ ロワ回路が構成され、ドライブTr3と負荷Tr4によっ て2段目ソースフォロワ回路が構成されている。負荷T 50 のみで説明したが、ディプレッション型でも同様の効果

r2、4には、それぞれV1、V2が印加されている。 【0016】一般的に熱ノイズ電圧をVn、ボルツマン 定数をK、温度をT、Trの抵抗値をRとした場合、

(数1)の関係式が成り立つ。

[0017]

【数1】

$V n^2 = 4 K T R$

【0018】初段ソースフォロワの抵抗値は、2段目以 降のソースフォロワより1桁近く高くなっているため、 然ノイズについては初段ソースフォロワのみを考慮すれ ば良い。また信号電荷の電圧への変換効率は、浮遊拡散 層14のPN接合容量とドライブTr1のゲート容量等 の和であるCTに依存する。容量CTが少ないほど変換効 率が向上するため、ドライプTrlはどんどん縮小され てきた。その結果ドライプ Trlの抵抗値は負荷 Tr2の 数倍になっているが、熱ノイズを最小にするためには、 ドライプTr1と負荷Tr2の抵抗値を等しくする必要が

【0019】抵抗値を下げるにはソースフォロワに流す 電流を多くすればよいが、逆にゲインを含めた周波数特 性が劣化する。ソースフォロワの特性調整は、負荷Tr に印加する電圧によって行っており、製造ばらつきによ る特性差も同様の調整にてキャンセルしている。しかし 初段ソースフォロワに求められるのは、ゲート容量を小 さくすることと熱ノイズを下げることであり、2段目ソ ースフォロワについてはそれらは求めらずにゲインを含 めた周波数特性だけである。それぞれ目的が異なるた め、負荷Trに同一の電圧を印加して調整するのでは最 適化ができない。そこで第1の実施例では前述したよう に、負荷Tr2、4に対して異なる電圧V1、V2を印 加することが可能であり、各ソースフォロワの特性を最 適化することができる。よって従来よりも熟ノイズを削 滅でさる。

【0020】図2は本発明の第2の実施例におけるソー スフォロワ構成図である。第2の実施例では負荷Tr 6、8のゲートにV5、V6を印加するとともに、各ソ ースフォロワの電源電圧にV3、V4を印加している。 V3~V6によって調整可能範囲が広がるため、各ソー スフォロワの特性はより最適化できるため、従来問題で あった熱ノイズ削減が可能である。なおリセットドレイ ン17に加える電圧は、初段ソースフォロワの電源電圧 と等しいかそれ以下であればよいため、図2のように共 通化しても問題ない。

【0021】また第1、第2の実施例ともに2段ソース フォロワで説明したが、3段ソースフォロワでも同様の 効果が得られるのは言うまでもない。その場合、2段目 以降のソースフォロワは周波数特性だけを考慮すればよ いため、負荷Trのゲート電圧は2段目と同一でもかま わない。また負荷Trについては、エンハンスメント型

(4)

ຕ 例 平 8 - 3 0 6 9 0 8

が得られるのは言うまでもない。

【0022】図3はリセットゲート周辺の断面図、図4 は雑音スペクトルの説明図、図5はリセットパルス説明 図である。図3において11、12はリセットゲート、 13はリセットドレインである。図3、図4、図5を用 いて、第3の異旋例、第4の裏旋例、第5の裏旋例を順 次説明する。図4(a)はCDS回路の周波数応答であ り、サンプリング周波数をfsに設定したものである。 図4(a)から明らかなように、fsのn倍毎に極となり、 £ sの (m+1/2) 倍毎に最大値となる。この場合、 CDS回路に入力されたノイズが [s/2以上まで分布 を持つならば、すべて fs/2以下に折り返されてく る。図4(b)は、一般的な熱ノイズの周波数特性であ る。リセットゲートの抵抗値Rrと浮遊拡散層14周辺 の容量CI(第1の実施例にて説明)によって、ローバ スフィルタ (以後LPF) が構成されており、カットオ フ周波数が f 1 となる。

5

【0023】一般的なリセットパルスはDC電圧として 3~5Vを用い、さらに振幅5V程度の矩形波を重量し たものである。 つまり リセットゲート 11 がオフして も、DC電圧が加えられた状態であり高抵抗を有してい る。この時の抵抗値がRrであり、図4(b)はリセットゲ ート11がオフ状態での熱ノイズ周波数特性である。こ の熱ノイズがソースフォロワ25の熱ノイズと加算さ れ、CDS回路のサンプルホールド動作によって低域に 折り返される。第3の実施例、第4の実施例の特徴は、 リセットゲート11、12のオフ時抵抗値を大きくする ことにある。図4(a)に示したように、fs/2以下では 折り返しが発生しないばかりか、低域ほど減衰特性も大 きくなる。したがってリセットゲート11、12のオフ 30 時抵抗値をRxに設定すれば、図4(c)のようにカットオ フ周波数が f 2になり、リセットゲートから発生する熱 ノイズもほとんど除去可能である。

【0024】図3(a)は第3の実施例のリセットゲート 周辺の断面図であり、リセットゲート11は埋め込みチ ャンネルで構成されたMOSTrである。図5(a)は、リ セットゲート11に加えるパルスである。特徴として は、印加するDC電圧(dRL)をマイナスにすること にある。リセット部丁ェ (リセットゲート11) は埋め 込み (ディブレッション) 型であるため、従来のように 40 DC電圧として3~5Vを加えたのではハイインピーダ ンスにならない。中途半端な抵抗値となるため、図4 (b)のようなノイズ分布となる。ところが、図5(b)のよ うにマイナス電圧を加えた場合は、リセットTrはハイ インピーダンスとなる。したがって、容量CTとで構成 されるLPFはf2(図4(c))となり、CDS回路に よって十分除去可能となる。

【0025】図3(b)は第4の実施例のリセットゲート **周辺の断面図であり、リセットゲート12はエンハンス** メント型のMOSTrである。図 5 (b)は、リセットゲー 50 リセットノイズが減少するばかりではなく、オフ時の熱

ト12に加えるパルスである。第4の実施例の場合、リ セットではがエンハンスメント型であるため、DC電圧 (øRL2) を"OV"もしくはそれ以下に設定すれば ハイインピーダンスを実現できる。したがって第3の実 施例と同様に、容量CIとの間に構成されるLPFはf 2となり、CDS回路によって十分除去可能となる。 【0026】図3(a)、図4(d)と図5(c)、(d)を用いて 第5の実施例を説明する。図3(a)のリセットゲート1 1、リセットドレイン13に対し、図5(c)、(d)が印加 10 される。図 5(c)、(d) かち明ちかなように、リセットド レイン13にもパルスが加えられ、しかもリセットゲー ト11に対して△Tだけの遅延がある。またリセットド レイン13の最低電位(RDL)は、リセットゲート1 1がオフした場合でも浮遊拡散層14に電荷が逆流しな いレベルに設定する。さらに最高電位(RDH)はリセ ット動作が可能であり、ソースフォロワ25の電源電圧 と同一かそれ以下であれば良い。このようなパルスを加 えれば、リセットゲート11とリセットドレイン13の 電位は常にほとんど等しくなり、リセットTrの抵抗値 は非常に低くなる。この時の熱ノイズ分布は図4(d)に なり、カットオフ周波数はf3まで伸びる。図4(a)に 示したCDS回路の特性は高域になるほどゲインは低下 している。例えばfs/2より、3fs/2のゲインの方 が低くなる(G1>G2)。第5の実施例では、周波数 特性を従来よりもはるかに伸ばしたため高域側のノイズ が滅衰し、折り返しは発生するもののそのノイズ量は従 来よりも減少する。

【0027】なお第3、第4、第5の実施例とも容量C $_{\mathtt{J}}$ は一定であるため、図 4 (b) \sim (d)に示した台形状のノ イズパワー積分値は一定になる。 したがって図4(b)と (d)を比較すれば、f1<f3であるためノイズパワー 振幅はP1>P3となる。

【0028】図6(a)は本発明の第6の実施例における リセットゲート周辺の断面図である。第6の実施例の特 徴は、リセットゲートをパイポーラTr20で構成し、 エミッタ側を浮遊拡散層と兼ねることにある。バイポー ラTr20のベースには、図5(b)に相当するリセットパ ルス(φ R) を加えることで、浮遊拡散層15に一時的 に替えられた信号電荷を排出する。バイポーラTr20 は低抵抗であり、熱ノイズの折り返しであるリセットノ イズが減少するばかりではなく、オフ時の熱ノイズも削 滅できる。したがって熱ノイズ分布は、図4(d)よりも 高域まで伸びることになり、ノイズパワー振幅はP3よ りも低下する。よって従来よりもノイズは減少する。 【0029】図6(b)は本発明の第7の実施例における

リセットゲート周辺の断面図である。

【0030】第7の実施例はリセットゲートを接合型F ET21で構成しソース側を浮遊拡散層16と兼ねるこ とが特徴であり、従来よりも低抵抗になる。したがって (5)

特開平8-306908

【図 6】 (a)は本発明の第6の実施例におけるリセット

ノイズも削減できる。したがって第6の実施例と同様 に、従来よりノイズは減少する。

2 4660

[0031]

【発明の効果】以上説明したように本発明によれば、簡 易な構成で熱ノイズ発生を低減でき、また発生した熱ノ イズの大半も従来のCDS回路削減できる。したがって 従来では熱ノイズによって限界とされていたS/N改善 も、簡易な構成にて実現できるため実用上極めて有効で ある。

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるソースフォロワ

【図2】本発明の第2の実施例におけるソースフォロワ 構成図

【図3】リセットゲート周辺の断面図

(b)は本発明の第7の実施例におけるリセットゲート周

ゲート周辺の断面図

辺の断面図 【図7】従来FDAを用いたCCDの全体図

【符号の説明】

【図4】雑音スペクトルの説明図

【図5】リセットパルス説明図

1、3、5、7 ドライプTr 2、4、6、8 負荷Tr

11、12、96 リセットゲート


13、17、97 リセットドレイン

14、15、16 浮遊拡散層


25、95 ソースフォロワ

20 バイポーラ Tr


[図1]




[図2]



[図3]





【図7】





(6)

特關平8-306908









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.